공정변이 하에서 다중코어 프로세서 가변 접근 시간 L1 데이터 캐쉬 구조 설계

Research output: Contribution to journalArticlepeer-review

Original languageKorean
Journal한국컴퓨터정보학회논문지
StatePublished - 2015

Cite this